Katalog der Deutschen Nationalbibliothek

Interconnect Optimization in Chip Design

Through-Silicon Vias in SiGe BiCMOS and Interposer Technologies for Sub-THz Applications

Towards a Chip-in-Foil Implant for Neural Applications

Mathematik für Ingenieure II für Dummies

Smartsystems integration

Technologieentwicklung und Charakterisierung von Through Silicon Carbide Vias (TSiCV)

3D and circuit integration of MEMS

3D and Circuit Integration of MEMS

3D and Circuit Integration of MEMS

Handbook of 3D Integration : Vol. 4: Design, Test, and Thermal Management

Handbook of 3D Integration : Vol. 4: Design, Test, and Thermal Management

Volumenmikromechanische Inertialsensoren

Dreidimensionale Aufbautechnik ultradünner Silizium Chips mit vertikaler Durchkontaktierung

Dreidimensionale Aufbautechnik ultradünner Silizium Chips mit vertikaler Durchkontaktierung

Electromagnetic modeling and optimization of through silicon vias

Electromagnetic modeling and optimization of through silicon vias

Electromagnetic Modeling and Optimization of Through Silicon Vias

Zuverlässigkeitsanalyse von gekapselten Bauelementen in der 3D-Leiterplattenintegration

Development, manufacturing and characterization of stacked MESA photodiodes

Plasmaätzen zur Herstellung von Siliziumdurchkontaktierungen mit kontrolliertem Seitenwinkel für die dreidimensionale Integration im Wafer Level Packaging

Handbook of 3D Integration : Volume 3: 3D Process Technology

Handbook of 3D Integration : Volume 3: 3D Process Technology

Interconnect planning for physical design of 3D integrated circuits

Interconnect Planning for Physical Design of 3D Integrated Circuits

Mikrobump-Entwicklung mit einem Pitch von 6 μm unter Verwendung eines Ionenstrahlätzprozesses

Process-dependent microstructure changes in solid-liquid interdiffusion interconnects for 3D integration

Zerstörungsfreie Eigenspannungsbestimmung für die Zuverlässigkeitsbewertung 3D-integrierter Kontaktstrukturen in Silizium

Zerstörungsfreie Eigenspannungsbestimmung für die Zuverlässigkeitsbewertung 3D-integrierter Kontaktstrukturen in Silizium

On the offset and sensitivity of CMOS-based five-contact vertical hall devices

Smartsystems integration

Special issue on WaferBond'11, "International Conference on Wafer Bonding for Microsystems, 3D- and Wafer Level Integration"

Zuverlässigkeit und Entwurf : 7. ITG/GI/GMM-Fachtagung vom 24. bis 26. September 2013 in Dresden ; mit CD-ROM

Bio and nano packaging techniques for electron devices : advances in electronic device packaging

Bio and Nano Packaging Techniques for Electron Devices : Advances in Electronic Device Packaging

Entwurf integrierter 3D-Systeme der Elektronik

Entwurf integrierter 3D-Systeme der Elektronik

Handbook of 3D integration : volumes 1 and 2 ; technology and applications of 3D integrated circuits

Interlayer thermal management of high-performance microprocessor chip stacks

Layoutrepräsentationen für den Entwurf dreidimensionaler elektronischer Systeme

Zerstörungsfreie 3-dimensionale Defektlokaliserung an System-in-Packages (SiP) mittels Lock-in Thermographie

A Circuit Design Perspective for the Vertical Slit Field Effect Transistor (VESFET)

3-dmensional VLSI : a 2-5-dmensional integration scheme

A circuit design perspective for the vertical slit field effect transistor (VESFET)

3-dimensional chip integration : technology and critical issues

3-dimensional chip integration : technology and critical issues

Dreidimensionale Systemintegration : technologische Entwicklung und Anwendung

Handbook of 3D integration

Handbook of 3D Integration : Technology and Applications of 3D Integrated Circuits

Handbook of 3D integration

Vol. 2. Technology and applications of 3D integrated circuits

"Globalization" and Vertical Structure

Dreidimensionale Systemintegration : technologische Entwicklung und Anwendung

Interconnect technology for three-dimensional chip integration

Interconnect technology for three-dimensional chip integration

Interconnect Technology for Three-Dimensional Chip Integration

Systemintegration in der Mikroelektronik : Technologien für die 3. Dimension (Heterointegration) in der Leiterplattenfertigung ; Messe & Kongress, Nürnberg 30. Mai - 1. Juni 2006 ; mit CD-ROM ; [Tagungsband]

Floorplanning von vertikal integrierten Schaltungen (3D - ICs) unter Berücksichtigung der Temperaturverteilung

Ein kräftegesteuerter Platzierer für 3D-ICs mit Berücksichtigung vertikaler Durchkontaktierungen

Ein kräftegesteuerter Platzierer für 3D-ICs mit Berücksichtigung vertikaler Durchkontaktierungen

Entwicklung eines Triple-Gate CMOS Prozesses auf SOI-Material

Entwicklung eines Triple-Gate-CMOS-Prozesses auf SOI-Material