Detail page

Knowledge Web

Allgemeinbegriff

Layout (Mikroelektronik)

Schaltungsentwurf

Subject heading	Layout (Mikroelektronik)
Definition	USW Entwurf wird i.d.R. als pleonastisch weggelassen
Synonym	Layoutentwurf (Mikroelektronik)
Broader term	Schaltungsentwurf
Topic	Elektronik, Nachrichtentechnik
Source	M 2., Lex. Elektronik Mikroelektronik
Record type	Allgemeinbegriff
GND-Identifier	4264372-7
Record ID	042643724
Topic of show all Grundlagen des Layoutentwurfs elektronischer Schaltungen Erfolgreich Layout Gestalten : im Werkzeugbau Entwurf und Layout einer Treiberstufe für die Verwen-dung in einem synchronen Abwärtswandler Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay für eine Time-of-Flight Anwendung Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors Untersuchung der Auswirkung von Layout Varianten von Beschleunigern für kryptographische Operationen auf Seitenkanäle Automatisches Dummy-Füllen für die DSM-Technologie : Ein Ansatz für tiefes Lernen Einführung in die Aufbau- und Verbindungstechnik durch eine interaktive und praxisnahe Qualifizierung in der Leiterplattentechnik Erhöhung der Elektromigrationsrobustheit in der Verdrahtung digitaler Schaltungen AutoCAD 2019, AutoCAD LT 2019 Complete 3D autartec - ein Weg zur Energieautarkie : Grundlagen für autarke schwimmende Architektur Identifizierung von dominanten Strompfaden auf Platinen aus Nahfeld-Scan-Daten mittels Störunterdrückung und Layout-Daten Geschaltete Oszillatoren für Hochfrequenz-Entfernungsmesssysteme Interconnect planning for physical design of 3D integrated circuits Interconnect Planning for Physical Design of 3D Integrated Circuits Kognitive Psychologie und Webdesign. Praxisrelevante Guidelines für die Bereiche Navigation und Page Layout UWB Sampling Down Converter mit Transisterschaltung zur Abtastpulsgenerierung Generating analog IC layouts with LAYGEN II Generating Analog IC Layouts with LAYGEN II Bewertung parasitärer Layouteinflüsse auf die HF-Störfestigkeit integrierter Schaltungen Entwurf integrierter 3D-Systeme der Elektronik Entwurf integrierter 3D-Systeme der Elektronik Konstruktiv hierarchischer Ansatz zur Platzierung und Verdrahtung analoger integrierter Schaltungen Parametrisierte Layout-Module im analogen IC-Entwurf Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf Präparation und Charakterisierung von TMR-Nanosäulen Evaluierung eines STK 500 : 3 Kanal PWM Dimmer Endstufe Integrierte Schaltungen : Grundlagen - Prozesse - Design - Layout Entwicklung einer monolithisch integrierten 2,44 GHz Phasenregelschleife in der LFoundry 150nm-CMOS Technologie Integrierte Schaltungen : Grundlagen - Prozesse - Design Dynamic parameter identification techniques and test structures for microsystems characterization on wafer level Dynamic parameter identification techniques and test structures for microsystems characterization on wafer level Floorplanning von vertikal integrierten Schaltungen (3D - ICs) unter Berücksichtigung der Temperaturverteilung Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen Ein leitbahnorientiertes Verfahren für den physikalischen Entwurf integrierter digitaler Schaltungen Ein leitbahnorientiertes Verfahren für den physikalischen Entwurf integrierter digitaler Schaltungen Layout and structure aware synthesis of integrated circuits Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen Layout and structure aware synthesis of integrated circuits Photomaskenlayout für eine 3D-Grauton-Lithographie als kombinatorisches Optimierungsproblem Methoden und Werkzeuge zur fertigungsnahen Entwurfsverifikation in der Mikrotechnik Approximation algorithms for layout problems Regular datapaths on field programmable gate arrays Regular Datapaths on Field-Programmable Gate Arrays Bestimmung möglicher Fabrikationsfehler aus dem Schaltungslayout Defektorientierter Test für integrierte analoge Schaltungen : Bestimmung der Fehlermenge für Teilschaltungen in MOS-Technik unter Berücksichtigung von Entwurfssegeln Visualisierungstechniken für den Compilerbau Zur systematischen Fehlersimulation integrierter analoger Schaltungen Kompaktierung heterogener Maskenlayouts mit komplexen Restriktionen Modellierung des Einflusses elektrischer und optischer Signalführungen auf höchstintegrierte digitale Systeme Eine hierarchische Verdrahtungsstrategie für das IC-Layout von VLSI-Schaltungen unter besonderer Berücksichtigung effektiver Datenstrukturen Simulations- und Berechnungsverfahren zum rechnerunterstützten thermischen Entwurf von Multi-Chip-Modulen User controlled layout synthesis for analog integrated circuits User-controlled layout synthesis for analog integrated circuits Anwendung von Mitteln und Methoden der künstlichen Intelligenz im Layoutentwurf elektronischer Baugruppen Bounds for linear VLSI layout problems = Schranken für lineare VLSI-Layout-Probleme Computergestützte Erzeugung und Optimierung von arrayartigen Layouts für allgemeine SC-Netzwerke und -Filter Computergestützte Erzeugung und Optimierung von arrayartigen Layouts für allgemeine SC-Netzwerke und -Filter Entwicklung von Verfahren zur Abschätzung der Chipfläche, Laufzeiten und Verlustleistung integrierter Schaltungen Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout

Please note

The beta version does not yet contain all functions and information of the DNB portal catalogue. If you are missing information or want to order a medium, please visit the page in the DNB portal catalogue via the following link:

Katalog der Deutschen Nationalbibliothek

Layout (Mikroelektronik)

Grundlagen des Layoutentwurfs elektronischer Schaltungen

Erfolgreich Layout Gestalten : im Werkzeugbau

Entwurf und Layout einer Treiberstufe für die Verwen-dung in einem synchronen Abwärtswandler

Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay für eine Time-of-Flight Anwendung

Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors

Untersuchung der Auswirkung von Layout Varianten von Beschleunigern für kryptographische Operationen auf Seitenkanäle

Automatisches Dummy-Füllen für die DSM-Technologie : Ein Ansatz für tiefes Lernen

Einführung in die Aufbau- und Verbindungstechnik durch eine interaktive und praxisnahe Qualifizierung in der Leiterplattentechnik

Erhöhung der Elektromigrationsrobustheit in der Verdrahtung digitaler Schaltungen

AutoCAD 2019, AutoCAD LT 2019 Complete 3D

autartec - ein Weg zur Energieautarkie : Grundlagen für autarke schwimmende Architektur

Identifizierung von dominanten Strompfaden auf Platinen aus Nahfeld-Scan-Daten mittels Störunterdrückung und Layout-Daten

Geschaltete Oszillatoren für Hochfrequenz-Entfernungsmesssysteme

Interconnect planning for physical design of 3D integrated circuits

Interconnect Planning for Physical Design of 3D Integrated Circuits

Kognitive Psychologie und Webdesign. Praxisrelevante Guidelines für die Bereiche Navigation und Page Layout

UWB Sampling Down Converter mit Transisterschaltung zur Abtastpulsgenerierung

Generating analog IC layouts with LAYGEN II

Generating Analog IC Layouts with LAYGEN II

Bewertung parasitärer Layouteinflüsse auf die HF-Störfestigkeit integrierter Schaltungen

Entwurf integrierter 3D-Systeme der Elektronik

Entwurf integrierter 3D-Systeme der Elektronik

Konstruktiv hierarchischer Ansatz zur Platzierung und Verdrahtung analoger integrierter Schaltungen

Parametrisierte Layout-Module im analogen IC-Entwurf

Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf

Präparation und Charakterisierung von TMR-Nanosäulen

Evaluierung eines STK 500 : 3 Kanal PWM Dimmer Endstufe

Integrierte Schaltungen : Grundlagen - Prozesse - Design - Layout

Entwicklung einer monolithisch integrierten 2,44 GHz Phasenregelschleife in der LFoundry 150nm-CMOS Technologie

Integrierte Schaltungen : Grundlagen - Prozesse - Design

Dynamic parameter identification techniques and test structures for microsystems characterization on wafer level

Dynamic parameter identification techniques and test structures for microsystems characterization on wafer level

Floorplanning von vertikal integrierten Schaltungen (3D - ICs) unter Berücksichtigung der Temperaturverteilung

Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen

Ein leitbahnorientiertes Verfahren für den physikalischen Entwurf integrierter digitaler Schaltungen

Ein leitbahnorientiertes Verfahren für den physikalischen Entwurf integrierter digitaler Schaltungen

Layout and structure aware synthesis of integrated circuits

Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen

Layout and structure aware synthesis of integrated circuits

Photomaskenlayout für eine 3D-Grauton-Lithographie als kombinatorisches Optimierungsproblem

Methoden und Werkzeuge zur fertigungsnahen Entwurfsverifikation in der Mikrotechnik

Approximation algorithms for layout problems

Regular datapaths on field programmable gate arrays

Regular Datapaths on Field-Programmable Gate Arrays

Bestimmung möglicher Fabrikationsfehler aus dem Schaltungslayout

Defektorientierter Test für integrierte analoge Schaltungen : Bestimmung der Fehlermenge für Teilschaltungen in MOS-Technik unter Berücksichtigung von Entwurfssegeln

Visualisierungstechniken für den Compilerbau

Zur systematischen Fehlersimulation integrierter analoger Schaltungen

Kompaktierung heterogener Maskenlayouts mit komplexen Restriktionen

Modellierung des Einflusses elektrischer und optischer Signalführungen auf höchstintegrierte digitale Systeme

Eine hierarchische Verdrahtungsstrategie für das IC-Layout von VLSI-Schaltungen unter besonderer Berücksichtigung effektiver Datenstrukturen

Simulations- und Berechnungsverfahren zum rechnerunterstützten thermischen Entwurf von Multi-Chip-Modulen

User controlled layout synthesis for analog integrated circuits

User-controlled layout synthesis for analog integrated circuits

Anwendung von Mitteln und Methoden der künstlichen Intelligenz im Layoutentwurf elektronischer Baugruppen

Bounds for linear VLSI layout problems = Schranken für lineare VLSI-Layout-Probleme

Computergestützte Erzeugung und Optimierung von arrayartigen Layouts für allgemeine SC-Netzwerke und -Filter

Computergestützte Erzeugung und Optimierung von arrayartigen Layouts für allgemeine SC-Netzwerke und -Filter

Entwicklung von Verfahren zur Abschätzung der Chipfläche, Laufzeiten und Verlustleistung integrierter Schaltungen

Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout