Detail page

Knowledge Web

Allgemeinbegriff

Field programmable gate array

Programmierbare logische Anordnung, Gate-Array-Bauelement

Subject heading	Field programmable gate array
Synonym	FPGA Feldprogrammierbare Gate-Array-Schaltung
Broader term	Programmierbare logische Anordnung Gate-Array-Bauelement
Topic	Informatik, Datenverarbeitung Elektronik, Nachrichtentechnik
Source	Vorlage
Record type	Allgemeinbegriff
GND-Identifier	4347749-5
Record ID	941851230
Topic of show all Architectures and Frameworks for Near-Memory Computing using 3D-Stacked Memories Automatenorientierte Entwurfsmethoden für Asynchrones Design in Programmierbaren Logikschaltungen CPU-Design in der Praxis : Entwurf eines RISC-V-Prozessors in VHDL Efficient Design and FPGA Deployment of Reservoir Computing Using Cellular Automata Models Efficient Hardware Design for Neural Network Acceleration and Optical Fiber Communication Equalization Enhancing Hardware Security Core Capabilities through Reconfigurable Nanoelectronic Devices and Polymorphic Logic Gates Feste Integration von konventionellem Rechner und programmierbarer Logik zur effizienten Algorithmenausführung FPGA-Entwicklung mit Verilog : Verilog-Projekte mit dem Max1000-Board für Einsteiger und Umsteiger Memory-centric architectures for energy-efficient cryptographic hardware in edge applications Optimierung komplexer elektrischer Antriebssysteme durch Modellierung, Simulation und Codegenerierung in Simulink® Vergleich von FPGA und Mikrocontroller für die Echtzeitverarbeitung von Audiosignalen zur Richtungserkennung mittels FFT und TDOA einschließlich LED-basierter Visualisierung A Coarse-grained Reconfigurable Array for High-Performance Computing A HW/SW Framework for Increased Productivity in Designing Faster and More Secure Heterogeneous Computing Systems A Reconfigurable Framework for Safety-Critical and Self-Reconfiguring Avionic Systems A Virtualization Layer for the Management of Hardware Tasks in Embedded Reconfigurable Systems Acoustic applications of high-performance adaptive filters for FPGA platforms Adaptive and Energy-Efficient Management for Heterogeneous Multi-Core Architectures Algorithmen und Hardware-Architekturen zur LED-Flickerunterdrückung in videobasierten Fahrerassistenzsystemen An energy-efficient sequential reconfigurable array with CPU-like programmability Analyse und Kompensation von Kapazitätsverlusten in LEO-Kommunikationssatelliten mit diskreten Beamforming-Antennen Ausfallsicherheit in rekonfigurierbaren System-on-Chip/Networks-on-Chip Systemen CliCFPGA: Collaboration Platform for Component-Based Design and Verification of AI-Based System Using FPGAs Computing Reconfiguration Strategies for Self-Adaptive Real-Time Systems with Stochastic Priced Timed Games Conceptual design and testing of new trigger hardware for the ATLAS experiment Design of Energy-Efficient and High-Throughput Reconfigurable Systems through Cross-Layer Approximation Digitaltechnik und Digitale Systeme : Von der Booleschen-Algebra über VHDL zur High-Level Synthese Dynamic Reconfiguration and Fault Diagnosis in Time-Triggered Multi-Core Architectures Effiziente CRC-Implementierung mit dynamischer Blockgröße auf einem FPGA Enhancing single-instruction multiple-threads FPGA-based processors with high-bandwidth-memory Entwicklung und Validierung der Datenkommunikation zwischen FPGA und Processing System mit Linux-Betriebssystem auf einem System on Chip für die Regelung einer Magnetstromversorgung Entwurf und Evaluierung eines Monitoringsystems für ein Intelligent Reflecting Surfaces-System Exploring threats and countermeasures in real-world embedded systems Fault-tolerant CNN accelerator with reconfigurable capabilities Fehlerschutzmechanismen für verteilte Systeme aus COTS FPGAs in Weltraumanwendungen FPGA Hardware Design for 3D Depth Estimation Algorithms FPGA-based network-attached accelerators: An approach towards energy-efficient computing in data centers From abstract systems to concrete chips: bridging gaps in abstraction techniques for design, verification and optimization with modern system-based hardware development Hardware reverse engineering and its implications for hardware protections and hardware trojans Implementierung und Evaluation eines FPGA-Koprozessors für die Bilderkennung unter Verwendung von Convolutional Neural Networks Implementierung von Bildverarbeitungsfunktionen und Analyse der Nutzerfreundlichkeit für ein Python-basiertes Framework zur vereinfachten Beschreibung von FPGAs in bildgebenden Systemen Insights into FPGA configuration security Integration von Rx- und Tx-Systemen eines MR-Systems Neuro-inspired hardware acceleration for efficient biomedical signal processing in mobile sensing devices On-the-Fly Lasermaterialbearbeitung kristalliner Solarzellen Reconfigurability in AI Hardware Accelerators for Energy-Efficient Biosignal Analysis Reconfigurable Control Software for Adaptability and Resilience in Special-purpose Machinery ReconOS64 - Hardware-Software Multithreading for Heterogeneous Platform FPGAs Ressourcenbasierte Inferenz-Partitionierung von Deep Neural Networks in eingebetteten Systemen Sensorfusion einer KI-gestützten Objekterkennung mit Positionsmessung Time-domain computing in hardware accelerators for edge applications Towards Secure Computation on Accelerated Cloud Systems Untersuchung von Machine Learning Algorithmen auf einem FPGA zur Klassifikation Verfahren zur Erzeugung synthetischer Eventkameradaten und zur Stimulation eines Steuersystems A Study on Reconfigurable Intelligent Surface Technology An OpenCL- and HLS-based benchmark suite for reconfigurable hardware in HPC: performance evaluation and application Analyse der Fehlermodi von programmierbaren logischen Schaltungen in der Sicherheitsleittechnik von Kernkraftwerken Vorhaben : FKZ 7420R01310 Analyse der FIR-Filterlänge zur breitbandigen aktiven Störunterdrückung in leistungselektronischen Systemen Analyse des Einflusses von Temperatur und Versorgungsspannung auf das Verhalten einer in einem FPGA implementierten Ringoszillator-basierten Physically Unclonable Function und Entwicklung einer GUI-basierten Messablaufsteuerung in Qt Approximate and Reconfigurable Precision Instruction Set Processors for Tightly Coupled Processor Arrays Charakterisierung des Einflusses von Temperatur und Versorgungspannung auf das Verhalten einer SRAM basierten Physically Unclonable Function im GateMate FPGA

Please note

The beta version does not yet contain all functions and information of the DNB portal catalogue. If you are missing information or want to order a medium, please visit the page in the DNB portal catalogue via the following link:

Katalog der Deutschen Nationalbibliothek

Field programmable gate array

Architectures and Frameworks for Near-Memory Computing using 3D-Stacked Memories

Automatenorientierte Entwurfsmethoden für Asynchrones Design in Programmierbaren Logikschaltungen

CPU-Design in der Praxis : Entwurf eines RISC-V-Prozessors in VHDL

Efficient Design and FPGA Deployment of Reservoir Computing Using Cellular Automata Models

Efficient Hardware Design for Neural Network Acceleration and Optical Fiber Communication Equalization

Enhancing Hardware Security Core Capabilities through Reconfigurable Nanoelectronic Devices and Polymorphic Logic Gates

Feste Integration von konventionellem Rechner und programmierbarer Logik zur effizienten Algorithmenausführung

FPGA-Entwicklung mit Verilog : Verilog-Projekte mit dem Max1000-Board für Einsteiger und Umsteiger

Memory-centric architectures for energy-efficient cryptographic hardware in edge applications

Optimierung komplexer elektrischer Antriebssysteme durch Modellierung, Simulation und Codegenerierung in Simulink®

Vergleich von FPGA und Mikrocontroller für die Echtzeitverarbeitung von Audiosignalen zur Richtungserkennung mittels FFT und TDOA einschließlich LED-basierter Visualisierung

A Coarse-grained Reconfigurable Array for High-Performance Computing

A HW/SW Framework for Increased Productivity in Designing Faster and More Secure Heterogeneous Computing Systems

A Reconfigurable Framework for Safety-Critical and Self-Reconfiguring Avionic Systems

A Virtualization Layer for the Management of Hardware Tasks in Embedded Reconfigurable Systems

Acoustic applications of high-performance adaptive filters for FPGA platforms

Adaptive and Energy-Efficient Management for Heterogeneous Multi-Core Architectures

Algorithmen und Hardware-Architekturen zur LED-Flickerunterdrückung in videobasierten Fahrerassistenzsystemen

An energy-efficient sequential reconfigurable array with CPU-like programmability

Analyse und Kompensation von Kapazitätsverlusten in LEO-Kommunikationssatelliten mit diskreten Beamforming-Antennen

Ausfallsicherheit in rekonfigurierbaren System-on-Chip/Networks-on-Chip Systemen

CliCFPGA: Collaboration Platform for Component-Based Design and Verification of AI-Based System Using FPGAs

Computing Reconfiguration Strategies for Self-Adaptive Real-Time Systems with Stochastic Priced Timed Games

Conceptual design and testing of new trigger hardware for the ATLAS experiment

Design of Energy-Efficient and High-Throughput Reconfigurable Systems through Cross-Layer Approximation

Digitaltechnik und Digitale Systeme : Von der Booleschen-Algebra über VHDL zur High-Level Synthese

Dynamic Reconfiguration and Fault Diagnosis in Time-Triggered Multi-Core Architectures

Effiziente CRC-Implementierung mit dynamischer Blockgröße auf einem FPGA

Enhancing single-instruction multiple-threads FPGA-based processors with high-bandwidth-memory

Entwicklung und Validierung der Datenkommunikation zwischen FPGA und Processing System mit Linux-Betriebssystem auf einem System on Chip für die Regelung einer Magnetstromversorgung

Entwurf und Evaluierung eines Monitoringsystems für ein Intelligent Reflecting Surfaces-System

Exploring threats and countermeasures in real-world embedded systems

Fault-tolerant CNN accelerator with reconfigurable capabilities

Fehlerschutzmechanismen für verteilte Systeme aus COTS FPGAs in Weltraumanwendungen

FPGA Hardware Design for 3D Depth Estimation Algorithms

FPGA-based network-attached accelerators: An approach towards energy-efficient computing in data centers

From abstract systems to concrete chips: bridging gaps in abstraction techniques for design, verification and optimization with modern system-based hardware development

Hardware reverse engineering and its implications for hardware protections and hardware trojans

Implementierung und Evaluation eines FPGA-Koprozessors für die Bilderkennung unter Verwendung von Convolutional Neural Networks

Implementierung von Bildverarbeitungsfunktionen und Analyse der Nutzerfreundlichkeit für ein Python-basiertes Framework zur vereinfachten Beschreibung von FPGAs in bildgebenden Systemen

Insights into FPGA configuration security

Integration von Rx- und Tx-Systemen eines MR-Systems

Neuro-inspired hardware acceleration for efficient biomedical signal processing in mobile sensing devices

On-the-Fly Lasermaterialbearbeitung kristalliner Solarzellen

Reconfigurability in AI Hardware Accelerators for Energy-Efficient Biosignal Analysis

Reconfigurable Control Software for Adaptability and Resilience in Special-purpose Machinery

ReconOS64 - Hardware-Software Multithreading for Heterogeneous Platform FPGAs

Ressourcenbasierte Inferenz-Partitionierung von Deep Neural Networks in eingebetteten Systemen

Sensorfusion einer KI-gestützten Objekterkennung mit Positionsmessung

Time-domain computing in hardware accelerators for edge applications

Towards Secure Computation on Accelerated Cloud Systems

Untersuchung von Machine Learning Algorithmen auf einem FPGA zur Klassifikation

Verfahren zur Erzeugung synthetischer Eventkameradaten und zur Stimulation eines Steuersystems

A Study on Reconfigurable Intelligent Surface Technology

An OpenCL- and HLS-based benchmark suite for reconfigurable hardware in HPC: performance evaluation and application

Analyse der Fehlermodi von programmierbaren logischen Schaltungen in der Sicherheitsleittechnik von Kernkraftwerken Vorhaben : FKZ 7420R01310

Analyse der FIR-Filterlänge zur breitbandigen aktiven Störunterdrückung in leistungselektronischen Systemen

Analyse des Einflusses von Temperatur und Versorgungsspannung auf das Verhalten einer in einem FPGA implementierten Ringoszillator-basierten Physically Unclonable Function und Entwicklung einer GUI-basierten Messablaufsteuerung in Qt

Approximate and Reconfigurable Precision Instruction Set Processors for Tightly Coupled Processor Arrays

Charakterisierung des Einflusses von Temperatur und Versorgungspannung auf das Verhalten einer SRAM basierten Physically Unclonable Function im GateMate FPGA